III Sympozjum FPGA w Krakowie

WARSZTATY: Sieci neuronowe i inne projekty w FPGA z użyciem środowiska Xilinx Vivado HLS

Cel szkolenia

Praktyczne poznanie nowoczesnego narzędzia projektowego firmy Xilinx, poznanie zasad implementacji projektów w FPGA oraz użycia bloków IP core. Szkolenie będzie prowadzone na zestawie Digilent Basys 3 z układem FPGA z rodziny Artix-7.

Oczekiwane przygotowanie słuchaczy

Znajomość podstaw techniki cyfrowej, budowy i działania FPGA oraz co najmniej podstawowa znajomość języka C. Zalecana jest co najmniej podstawowa znajomość działania środowiska projektowego Vivado HLS.

Sprzęt używany podczas szkolenia udostępnią nieodpłatnie organizatorzy.

Uczestnicy szkolenia muszą być wyposażeni w komputer z:

• zainstalowanym pakietem Xilinx Viavado Design Suite HLx Edition (free) w wersji WebPack 2018.2 – LINK,
• dwoma złączami micro-USB: do podłączenia programatora i zestawu Digilent Basys 3.

Program szkolenia

1.   Wprowadzenie do układów FPGA

• Czym są układy FPGA i dlaczego one powstały
• Krótkie przedstawienie opisu VHDL

2.   Przegląd zestawu implementacyjnego Digilent Basys3

• Omówienie elementów zawartych w zestawie
• Przedstawienie FPGA zawartego w zestawie tj. Xilinx Artix 7

3.   Przegląd środowiska Xilinx Vivado

• Przedstawienie możliwości środowiska
• Sposoby projektowania w środowisku

4.   Przykładowe projekty przewidziane do wykonania

• Projekt #1: obsługa wejść i wyjść FPGA – projekt wzorcowy w środowisku Xilinx Vivado
  • ustawianie stanu logicznego na wyjściu FPGA na przykładzie pojedynczej diody LED
  • badanie stanu logicznego na wejściu FPGA na przykładzie pojedynczego wciskanego przycisku
  • użycie wyprowadzeń dwukierunkowych na przykładzie pojedynczego przełącznika

• Projekt #2: obsługa diod LED z zastosowaniem interfejsu UART/RS232 – przykład projektowania z zastosowaniem opisu VHDL
  • odbiór danych z interfejsu UART/RS232
  • sposób przechowywania danych pozyskanych poprzez interfejs UART/RS232
  • interpretacja zgromadzonych danych (w celu wykonania dalszych czynności)

• Projekt #3: zegarek dwudziestoczterogodzinny – przykład projektowania z zastosowaniem bloków IP
  • liczniki binarne jako „napęd” zegarka
  • konwersja liczb kodu binarnego na liczby kodu BCD
  • obsługa wyświetlacza siedmiosegmentowego

• Projekt #4: perceptron (najprostsza sieć neuronowa) – przykład projektowania w oparciu o język C z zastosowaniem narzędzia VIVADO HLS (High Level Synthesis)
  • model perceptronu i sposobu jego uczenia
  • implementacja czterowejściowego perceptronu w FPGA przeznaczonego do rozpoznawania funkcji logicznej AND, wraz z jego uczeniem
  • prosta, dwuwejściowa sieć neuronowa do rozpoznawania funkcji logicznej XOR (jako wskazanie na niewystarczalność jednego perceptronu do rozwiązania wybranych klas problemów)

Nabór na warsztaty trwa do 31.08.2018.
W przypadku dużej liczby zgłoszeń organizatorzy zastrzegają sobie prawo selekcji osób zaproszonych na warsztaty.
O wynikach rekrutacji organizator poinformuje kandydatów drogą elektroniczną. Informacje zostaną przesłane po zakończeniu naboru.
Osoby, które nie zakwalifikują się do udziału w szkoleniu, zostaną umieszczone na liście rezerwowej.
Warsztaty odbędą się w godz. 9.00-16.00.