WARSZTATY: Implementacja 32-bitowego procesora NIOS II w FPGA MAX10 + przykłady programów. III Sympozjum FPGA w Krakowie

  • Kraków
    27 września 2018
    08:00 - 17:00

III Sympozjum FPGA w Krakowie

WARSZTATY: Implementacja 32-bitowego procesora NIOS II w FPGA MAX10 + przykłady programów

Uwaga! Szkolenie odbywa się 27.09.2018 w Krakowie w ramach III Sympozjum FPGA.
Zwracamy uwagę, że tego samego dnia, w ramach tego samego wydarzenia, odbędzie się alternatywne szkolenie z projektowania w FPGA.

Cel szkolenia

Praktyczne zapoznanie uczestników z implementacją 32-bitowego procesora NIOS II w nowoczesnych układach FPGA z użyciem mechanizmów bibliotek IP core oraz prezentacja przykładów programowych, ilustrujących sposób praktycznego użycia implementowanego procesora we własnych aplikacjach.

Szkolenie będzie prowadzone na zestawie maXimator z układem FPGA z rodziny MAX10.

 

NIOS II jest 32-bitowym procesorem RISC, oferowanym bezpłatnie przez firmę Intel w postaci IP core’a do implementacji w FPGA. Szczegółowe informacje są dostępne na stronie producenta

W używanym podczas szkolenia środowisku Quartus Prime zintegrowano kompletne, bezpłatne środowisko programistyczne dla NIOS II (IDE Eclipse + kompilator + gdb).

Oczekiwane przygotowanie słuchaczy

Znajomość podstaw techniki cyfrowej, budowy i działania FPGA oraz co najmniej podstawowa znajomość języka C. Zalecana jest co najmniej podstawowa znajomość działania środowiska projektowego Quartus Prime.

Sprzęt używany podczas szkolenia udostępnią nieodpłatnie organizatorzy.

Uczestnicy szkolenia muszą być wyposażeni w komputer z:

  • zainstalowanym pakietem Intel Quartus Prime Lite Edition (free) w wersji 18.0 lub nowszym: LINK,
  • zainstalowanym symulatorem ModelSim-Intel FPGA Edition w wersji Starter Edition (free),
  • zainstalowaną biblioteką MAX 10 FPGA Device Support,
  • zainstalowanym driverem USB Blaster (instaluje się automatycznie podczas instalowania systemu Quartus Prime),
  • dwoma złączami micro-USB: do podłączenia programatora i zestawu maXimator.

 

Program szkolenia

1.   Wprowadzenie

  • czym się różni FPGA od procesora?
  • dlaczego niektóre funkcje lepiej wykonywać w procesorze, a inne w układzie programowalnym?

2.   Zapoznanie z zestawem sprzętowo-narzędziowym

  • prezentacja zestawu maXimator (+ programator + expander + USB-UART)
  • prezentacja i konfiguracja Quartusa

3.   Podstawowe komponenty systemu NIOS II i ich konfiguracja

  • implementacja w FPGA prostego systemu z NIOS II (CPU, RAM, ID, PLL, CLK, JTAG UART)
  • synteza projektu i wgrywania konfiguracji do FPGA
  • pierwszy program w Eclipse + debuggowanie

4.   Projekt #1: obsługa przerwań

  • dodawanie sprzętowych bloków peryferyjnych (PIO, TIMER)
  • podstawy obsługi przerwań
  • program obsługi przerwań z użyciem PIO i TIMERa

5.   Projekt #2: obsługa multipleksowanego wyświetlacza LED

  • dodanie sprzętowego bloku PIO
  • program obsługi multipleksowanego wyświetlacza LED

6.   Projekt #3: obsługa UART

  • dodanie sprzętowego UART-a
  • implementacja bufora kołowego
  • transfer przesłanych danych na wyświetlacz 7-segmentowy

7.   Podsumowanie i pytania

 

Nabór na warsztaty trwa do 31.08.2018.
W przypadku dużej liczby zgłoszeń organizatorzy zastrzegają sobie prawo selekcji osób zaproszonych na warsztaty.
O wynikach rekrutacji organizator poinformuje kandydatów drogą elektroniczną. Informacje zostaną przesłane po zakończeniu naboru.
Osoby, które nie zakwalifikują się do udziału w szkoleniu, zostaną umieszczone na liście rezerwowej.
Warsztaty odbędą się w godz. 9.00-16.00.