BEZPŁATNE WARSZTATY: Real-Time Video Processing. Implementacja algorytmów w układach ZYNQ SoC

Cena Ilość
KRAKÓW 20.11.2017 show details + 0,00  (PLN)  
Not Available
WARSZAWA 21.11.2017 show details + 0,00  (PLN)  
Not Available
GDAŃSK 22.11.2017 show details + 0,00  (PLN)  
Not Available
  • KRAKÓW 20.11.2017
    20 listopada 2017
    08:30 - 15:00
  • WARSZAWA 21.11.2017
    21 listopada 2017
    08:30 - 15:00
  • GDAŃSK 22.11.2017
    22 listopada 2017
    08:30 - 15:00
— szkolenie bezpłatne —
UWAGA! Warsztaty są prowadzone w języku angielskim

Cel szkolenia

Uczestnicy warsztatów „Real-Time Video Processing. Implementacja algorytmów w układach ZYNQ SoC” zapoznają się w praktyce z możliwościami pakietu narzędziowego Xilinx Vivado, sprzętowej platformy Digilent Video Processing oraz sposobami zastosowania w projektach gotowych modułów IP (w tym filtra Sobela), które – z myślą o obróbce sygnałów wideo – zostały przygotowane przez firmy Xilinx i Digilent.

Szkolenie jest przeznaczone dla kadry naukowo-technicznej uczelni, inżynierów projektujących lub chcących projektować w FPGA i SoC oraz studentów chcących poznać od strony praktycznej nowoczesne metody implementacji i realizacji projektów embedded real-time.

 

Narzędzia wykorzystywane podczas warsztatów

Uproszczony schemat blokowy projektu implementowanego i testowanego podczas warsztatów.

Na filmie powyżej pokazano przykład działania filtra Sobela, którego użycie i parametryzacja w celu wykrywania krawędzi w obrazie jest jednym z ćwiczeń realizowanych podczas warsztatów.

 

Wymagane przygotowanie słuchaczy

Znajomość podstawowych zagadnień techniki cyfrowej, FPGA, VHDL i C++. Ćwiczenia będą wykonywane na zestawach Digilent ZYBO Z7-10, monitorach udostępnionych przez organizatorów oraz własnych komputerach uczestników.

 

Uczestnicy warsztatów muszą się wyposażyć w komputer:

  • z wyjściem HDMI,
  • z zainstalowanym oprogramowaniem Vivado HLx Webpack,
  • z zapisanymi na dysku bibliotekami (link otrzymają osoby przyjęte na szkolenie).

Monitory, zestawy ZYBO i kable niezbędne do wykonania ćwiczeń zapewniają organizatorzy.

Program szkolenia

Zadania realizowane podczas warsztatów pokazano na diagramie poniżej.

Uczestnicy zapoznają się od strony praktycznej z zagadnieniami wysokopoziomowej syntezy logicznej (HLS – High Level Synthesis) w aplikacjach czasu rzeczywistego, implementacją algorytmów realizowanych sprzętowo na układach System-on-Chip (SoC), nauczą się także metod korzystania z IP core’ów we własnych projektach, poznają zasady symulacji i debugowania projektów implementowanych w SoC.

Uwaga! Zgłoszenia będą przyjmowane do 9.11.2017.

 

Kod szkolenia DIGI01
Czas trwania 5 h
Rejestracja uczestników na miejscu:  godz. 8.30

Organizatorzy:

logo-kamami    digilent-logo-crv  

Współpraca organizacyjna: