Szkolenie: Język Verilog HDL dla układów FPGA

  • WARSZAWA
    29 stycznia 2018 - 2 lutego 2018
    08:30 - 16:00

FORMUŁA WARSZTATÓW: szkolenie zamknięte