Szkolenie: Język Verilog HDL dla układów FPGA

FORMUŁA WARSZTATÓW: szkolenie zamknięte


  • WARSZAWA
    4 grudnia 2017 - 5 grudnia 2017
    08:30 - 16:00
  • WARSZAWA
    7 grudnia 2017 - 8 grudnia 2017
    08:30 - 16:00
  • WARSZAWA
    11 grudnia 2017
    08:30 - 16:00
  • WARSZAWA
    29 stycznia 2018 - 2 lutego 2018
    08:30 - 16:00

Szkolenie: Podstawy obsługi systemu Vivado

FORMUŁA WARSZTATÓW: szkolenie zamknięte


  • 17 stycznia 2019 - 18 stycznia 2019
    08:00 - 17:00
  • 9 kwietnia 2019 - 10 kwietnia 2019
    08:00 - 17:00
  • 25 lipca 2019 - 26 lipca 2019
    08:00 - 17:00
  • 17 października 2019 - 18 października 2019
    08:00 - 17:00