Szkolenie: Język Verilog HDL dla układów FPGA

FORMUŁA WARSZTATÓW: szkolenie zamknięte


  • WARSZAWA
    4 grudnia 2017 - 5 grudnia 2017
    08:30 - 16:00
  • WARSZAWA
    7 grudnia 2017 - 8 grudnia 2017
    08:30 - 16:00
  • WARSZAWA
    11 grudnia 2017
    08:30 - 16:00
  • WARSZAWA
    29 stycznia 2018 - 2 lutego 2018
    08:30 - 16:00

Szkolenie: Metody optymalizacji projektów w FPGA

FORMUŁA WARSZTATÓW: szkolenie zamknięte


  • 7 lutego 2019 - 8 lutego 2019
    08:00 - 17:00
  • 27 maja 2019 - 28 maja 2019
    08:00 - 17:00
  • 8 sierpnia 2019 - 9 sierpnia 2019
    08:00 - 17:00
  • 21 listopada 2019 - 22 listopada 2019
    08:00 - 17:00

Szkolenie: Podstawy obsługi systemu Vivado

FORMUŁA WARSZTATÓW: szkolenie zamknięte


  • 17 stycznia 2019 - 18 stycznia 2019
    08:00 - 17:00
  • 9 kwietnia 2019 - 10 kwietnia 2019
    08:00 - 17:00
  • 25 lipca 2019 - 26 lipca 2019
    08:00 - 17:00
  • 17 października 2019 - 18 października 2019
    08:00 - 17:00

Szkolenie: Techniki implementacji projektów w FPGA

FORMUŁA WARSZTATÓW: szkolenie zamknięte


  • 25 lutego 2019 - 26 lutego 2019
    08:00 - 17:00
  • 16 maja 2019 - 17 maja 2019
    08:00 - 17:00
  • 27 sierpnia 2019 - 28 sierpnia 2019
    08:00 - 17:00
  • 14 listopada 2019 - 15 listopada 2019
    08:00 - 17:00